{"id":18,"date":"2015-10-16T14:42:48","date_gmt":"2015-10-16T13:42:48","guid":{"rendered":"http:\/\/localhost\/site1\/?page_id=18"},"modified":"2016-06-20T08:29:11","modified_gmt":"2016-06-20T07:29:11","slug":"people-and-skills","status":"publish","type":"page","link":"http:\/\/www.edaxpert.com\/fr\/people-and-skills\/","title":{"rendered":"A propos"},"content":{"rendered":"<div id=\"pl-18\"  class=\"panel-layout\" ><div id=\"pg-18-0\"  class=\"panel-grid panel-no-style\" ><div id=\"pgc-18-0-0\"  class=\"panel-grid-cell\" ><div id=\"panel-18-0-0-0\" class=\"so-panel widget widget_sow-editor panel-first-child panel-last-child\" data-index=\"0\" ><div class=\"edax panel-widget-style panel-widget-style-for-18-0-0-0\" ><div class=\"so-widget-sow-editor so-widget-sow-editor-base\">\n<div class=\"siteorigin-widget-tinymce textwidget\">\n\t<\/p>\n<p>EDAxpert a \u00e9t\u00e9 fond\u00e9 par des experts de l'EDA et des m\u00e9thodologies de conception pour circuits int\u00e9gr\u00e9s num\u00e9riques.<\/p>\n<p>Voyez qui ils sont et quelle est leur exp\u00e9rience.<\/p>\n<\/div>\n<\/div><\/div><\/div><\/div><\/div><div id=\"pg-18-1\"  class=\"panel-grid panel-no-style\" ><div id=\"pgc-18-1-0\"  class=\"panel-grid-cell\" ><div id=\"panel-18-1-0-0\" class=\"so-panel widget widget_text panel-first-child panel-last-child\" data-index=\"1\" >\t\t\t<div class=\"textwidget\"><a name=\"olivier\"> <\/a><\/div>\n\t\t<\/div><\/div><\/div><div id=\"pg-18-2\"  class=\"panel-grid panel-has-style\" ><div class=\"panel-row-style panel-row-style-for-18-2\" ><div id=\"pgc-18-2-0\"  class=\"panel-grid-cell\" ><div id=\"panel-18-2-0-0\" class=\"so-panel widget widget_sow-image panel-first-child panel-last-child\" data-index=\"2\" ><div class=\"so-widget-sow-image so-widget-sow-image-default-4b231843ec72-18\">\n\n<div class=\"sow-image-container\">\n\t\t<img src=\"http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936.jpg\" width=\"1536\" height=\"2048\" srcset=\"http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936.jpg 1536w, http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936-225x300.jpg 225w, http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936-768x1024.jpg 768w, http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936-100x133.jpg 100w, http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936-150x200.jpg 150w, http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936-200x267.jpg 200w, http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936-300x400.jpg 300w, http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936-450x600.jpg 450w, http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936-600x800.jpg 600w, http:\/\/www.edaxpert.com\/wp-content\/uploads\/2015\/10\/IMG_0936-900x1200.jpg 900w\" sizes=\"(max-width: 1536px) 100vw, 1536px\" title=\"Olivier FLORENT &#8211; EDA expert\" alt=\"Olivier FLORENT\" loading=\"lazy\" \t\tclass=\"so-widget-image\"\/>\n\t<\/div>\n\n<\/div><\/div><\/div><div id=\"pgc-18-2-1\"  class=\"panel-grid-cell\" ><div id=\"panel-18-2-1-0\" class=\"so-panel widget widget_sow-editor panel-first-child panel-last-child\" data-index=\"3\" ><div class=\"edax panel-widget-style panel-widget-style-for-18-2-1-0\" ><div class=\"so-widget-sow-editor so-widget-sow-editor-base\">\n<div class=\"siteorigin-widget-tinymce textwidget\">\n\t<h1>Olivier FLORENT<\/h1>\n<p> Je suis un consultant ind\u00e9pendant avec plus de 20 ans d'exp\u00e9rience dans les m\u00e9thodologies de conception pour \"System On Chip\" et le d\u00e9veloppement d'outils de conception pour les circuits int\u00e9gr\u00e9s num\u00e9riques dans des entreprises majeures de la micro-\u00e9lectronique.<\/p>\n<p>J'ai acquis une grande exp\u00e9rience dans \u00a0l'assemblage RTL, la synth\u00e8se et la v\u00e9rification, la gestion et la qualit\u00e9 des blocs IPs, la conception en vue du test, l'impl\u00e9mentation physique, ainsi que plusieurs autres domaines li\u00e9s aux \"System On Chip\" comme\u00a0la norme\u00a0IP-XACT, la prise en compte de la puissance consomm\u00e9e, les outils de gestion de donn\u00e9es ou encore le suivi d\u2019ex\u00e9cution des t\u00e2ches .<\/p>\n<p><span lang=\"en-US\">Je sais communiquer efficacement et j'ai l'habitude de travailler dans des environnements multi-culturels, ayant support\u00e9 d'importants groupes de concepteurs sur plusieurs pays dans l'utilisation d'outils et de technologies diverses.<\/span><\/p>\n<p><span lang=\"en-US\">L'innovation, la flexibilit\u00e9 et la confiance sont des principes qui guident mon implication professionnelle.<\/span><\/p>\n<p>Je vis pr\u00e8s de Grenoble, et je suis disponible pour des missions en France ou en Europe.<\/p>\n<p>Pour plus d'infos sur moi vous pouvez aussi consulter ma\u00a0page\u00a0<a href=\"https:\/\/fr.linkedin.com\/pub\/olivier-florent\/0\/8b6\/a8a\">linkedIn<\/a>\u00a0<\/p>\n<h2>Exp\u00e9rience<\/h2>\n<p>Voici quelques projets importants que j'ai pilot\u00e9 :<\/p>\n<h3>D\u00e9veloppement de flow et d'outils<\/h3>\n<ul>\n<li>Plateforme de conception utilis\u00e9e par plus de 100+concepteurs et qui automatise le flow de g\u00e9n\u00e9ration et de packaging des IP digitales. Cela couvre la cr\u00e9ation des vues IP-XACT, la certification RTL, la synth\u00e8se physique ou logique, l'insertion de test et les v\u00e9rifications associ\u00e9s, la mise en forme des donn\u00e9es et bien d'autres \u00e9tapes n\u00e9cessaires \u00e0 la production des d\u00e9livrables IP avec une qualit\u00e9 maximum.\n<ul>\n<li>B\u00e9n\u00e9fices : am\u00e9lioration de la productivit\u00e9 (cycle divis\u00e9 par 5), am\u00e9lioration de la qualit\u00e9 (mise en commun des bonnes pratiques et des crit\u00e8res), standardisation.<\/li>\n<\/ul>\n<\/li>\n<li>Compilateur de design supportant de nombreux outils EDA (de la v\u00e9rification \u00e0 l'impl\u00e9mentation) et\u00a0 pouvant s'appuyer sur diff\u00e9rents outils de gestion de donn\u00e9es.\n<ul>\n<li>B\u00e9n\u00e9fices : productivit\u00e9 (Compilation pousse bouton pour la plupart des outils, en incluant les librairies, les conditions, ...). Inter op\u00e9rabilit\u00e9 et portabilit\u00e9 entre \u00e9quipes m\u00eame si elles utilisent diff\u00e9rents outils de gestion de donn\u00e9es.<\/li>\n<\/ul>\n<\/li>\n<li>Automatisation des flows de synth\u00e8se logique\/physique et de l'insertion de test pour les IPs et les blocs de System-on-Chip. \n<ul>\n<li>B\u00e9n\u00e9fices : Optimization des temps de synth\u00e8se, qualit\u00e9 constante pour toutes les \u00e9quipes, partage des standards de conception (horloges, contraintes, test).<\/li>\n<\/ul>\n<\/li>\n<li>Introduction et d\u00e9ploiement d'un\u00a0 flow d'assemblage SoC (RTL) et Soc virtuel (TLM) bas\u00e9 sur la norme IP-XACT.\n<ul>\n<li>B\u00e9n\u00e9fices : Assemblage correct par construction, r\u00e9utilisation entre le mod\u00e8le RTL et le mod\u00e8le virtuel (TLM).<\/li>\n<\/ul>\n<\/li>\n<li>Developpement et introduction des flows de \"RTL restructuring\" pour la manipulation automatique de la hi\u00e9rarchie du RTL.\n<ul>\n<li>B\u00e9n\u00e9fices : Permet des changements tardifs dans la hi\u00e9rarchie du design pour prendre en compte des contraintes de temps\/taille\/consommation sans avoir \u00e0 retoucher le RTL.<\/li>\n<\/ul>\n<\/li>\n<\/ul>\n<h3>\u00c9cosyst\u00e8me EDA<\/h3>\n<ul>\n<li>Gestion du budget EDA et des licences (&gt; 20M$ par an) pour une grande division d'un leader des semi-conducteurs.<\/li>\n<li>Gestion du support et pilotage des m\u00e9thodologies de conception pour plusieurs \u00e9quipes dans leur utilisation quotidienne des outil\u00a0 Synopsys, Cadence, Mentor, Atrenta, Dassault system et de nombreux autres fournisseurs EDA.\u00a0 Cela inclut la d\u00e9finition des flows, la formation, la gestion des anomalies, la documentation, le d\u00e9veloppement de solutions temporaires et l'interface avec les fournisseurs.<\/li>\n<li>Plusieurs partenariats avec des fournisseurs EDA avec entre autres la synth\u00e8se physique avec Synopsys, l'assemblage bas\u00e9 sur la norme IP-XACT avec Synopsys et Atrenta, la gestion des donn\u00e9es de design avec MatrixOne\/Dassault, la mesure et le suivi de qualit\u00e9 des IPs avec Satin-IP technologies, les flow de \"RTL restructuring\" avec Atrenta.<\/li>\n<li>Des contributions \u00e0 la norme Accellera \/ IP-XACT \u00e0 travers le \"Standard Extension working group\" (Extensions pour le prototypage physique).<\/li>\n<\/ul>\n<h3>R\u00e9f\u00e9rences<\/h3>\n<p> Voici quelques publications auxquelles j'ai contribu\u00e9<\/p>\n<ul>\n<li>DAC user track 2014: <a href=\"http:\/\/www2.dac.com\/51st\/proceedings\/slides\/59_3.ppt\" target=\"_blank\">Effective RTL Coding Rules to Avoid Simulation Shoot-Thru<\/a><\/li>\n<li>DASIP 2012 :<a href=\"http:\/\/ecsi.org\/\/resource\/dasip\/2012\/paper\/impact-high-level-transforms-high-level-synthesis-motion-detection-algorithm\"> Impact of High-level Transforms for High-level Synthesis for Motion Detection Algorithm<\/a>,<\/li>\n<li>DAC user track 2012 : <a href=\"http:\/\/www.atrenta.com\/pg\/35\/\" target=\"_blank\">RTL Restructuring With Atrenta GenSys<\/a><\/li>\n<li>DAC user track 2009 : <a href=\"http:\/\/www2.dac.com\/46th\/\/proceedings\/slides\/F_7.pdf\">Enabling IP Quality Closure at STMicroelectronics with VIP Lane<\/a><\/li>\n<li>SNUG 2006 : <a href=\"https:\/\/www.synopsys.com\/Community\/Interoperability\/Documents\/devforum_pres\/2006may\/05_stmicroelectronics_spirit_may2006.pdf\">65 nm SoC design based on an emerging standard: SPIRIT<\/a><\/li>\n<li>DATE 2006 : <a href=\"http:\/\/www.date-conference.com\/proceedings\/PAPERS\/2006\/DATE06\/DF_FILES\/08D.PDF\" data-clk=\"hl=fr&amp;sa=T&amp;ct=res&amp;cd=0&amp;ei=T5hMVoelFtSTmAHFvKa4Ag\">Industrially proving the SPIRIT consortium specifications for design chain integration<\/a><\/li>\n<li>EEtimes 2002 : <a href=\"http:\/\/www.eetimes.com\/document.asp?doc_id=1216637\" target=\"_blank\">Data management allows collaborative engineering<\/a><\/li>\n<li> Th\u00e8se de docteur en Infromatique de l'uivesit\u00e9 Paris 6 en 1998 : <a href=\"http:\/\/www.theses.fr\/1998PA066124\">Une m\u00e9thode de test des circuits int\u00e9gr\u00e9s, bas\u00e9e sur un d\u00e9coupage structurel peu recouvrant<\/a><\/li>\n<li> Co-laur\u00e9at en 1994 du \u201cSEYMOUR-CRAY \u2013 SPECIAL TEAM AWARD\u201d  pour le d\u00e9veloppement de la chaine de CAO <a href=\"https:\/\/soc-extras.lip6.fr\/en\/alliance-abstract-en\/\" target=\"_blank\">ALLIANCE : CAD System for VLSI designs<\/a>, Paris, France<\/li>\n<\/ul>\n<\/div>\n<\/div><\/div><\/div><\/div><\/div><\/div><\/div>","protected":false},"excerpt":{"rendered":"<p>EDAxpert a \u00e9t\u00e9 fond\u00e9 par des experts de l&rsquo;EDA et des m\u00e9thodologies de conception pour circuits int\u00e9gr\u00e9s num\u00e9riques.Voyez qui ils sont et quelle est leur exp\u00e9rience.<\/p>\n","protected":false},"author":1,"featured_media":0,"parent":0,"menu_order":0,"comment_status":"closed","ping_status":"closed","template":"","meta":[],"_links":{"self":[{"href":"http:\/\/www.edaxpert.com\/fr\/wp-json\/wp\/v2\/pages\/18"}],"collection":[{"href":"http:\/\/www.edaxpert.com\/fr\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"http:\/\/www.edaxpert.com\/fr\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"http:\/\/www.edaxpert.com\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"http:\/\/www.edaxpert.com\/fr\/wp-json\/wp\/v2\/comments?post=18"}],"version-history":[{"count":75,"href":"http:\/\/www.edaxpert.com\/fr\/wp-json\/wp\/v2\/pages\/18\/revisions"}],"predecessor-version":[{"id":467,"href":"http:\/\/www.edaxpert.com\/fr\/wp-json\/wp\/v2\/pages\/18\/revisions\/467"}],"wp:attachment":[{"href":"http:\/\/www.edaxpert.com\/fr\/wp-json\/wp\/v2\/media?parent=18"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}